PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-276935

(43)Date of publication of application: 15.11.1988

(51)IntCL

H04I 11/00

(21)Application number: 62-030123

(71)Applicant:

SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

12.02.1987

(72)Inventor:


TACHIBANA HITOSHI


(54) HIGH SPEED BUS ARBITRATION CIRCUIT

(57)Abstract:

PURPOSE: To attain bus acquisition by providing a constant current source to each unit, allowing a unit issuing a bus request to supply it to a bus line, and allowing each unit to detect a voltage drop across a resistor provided to the line thereby judging whether the request is addressed only to itself or to plural stations.

CONSTITUTION: When each unit does not issue any request, a switch 3 is turned OFF, no current flows to a bus line 5 and no voltage drop exists across a resistor 6 and the voltage of the line 5 is zero. When a unit desires to acquire a bus, a request signal is outputted from a bus requester 2 to the switch 3 after zero voltage is confirmed by a level comparator, an output current from a constant current source 1 is fed to the line 5 to cause a voltage of e.g., 2.5V across the resistor 6. Then the pulse comparator 4 compares the voltage and when the voltage is 2.5V, it is recognized that the acquisition request comes from the station only and the voltage is restored to zero after the real cycle. If a request exists earlier, since the voltage reaches 2.5V, retrial is actuated after being in the standby state.





(or 50, when two units)
mutually contend)

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]


[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office



ハスリクェスタ)

ハスリクエスト

prior art

第 3 図

bus

request

signal

CITATION 1

9日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A)

昭63-276935

@Int_Cl_4

識別記号

厅内整理番号

@公開 昭和63年(1988)11月15日

H 04 L 11/00

320

7928-5K

審査請求 未請求 発明の数 1 (全3頁)

49発明の名称

高速パスアビトレーション回路

②特 阻 昭62-30123

型出 類 昭62(1987) 2月12日

砂発 明 者 立 花

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

⑪出 顋 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

②代理人 弁理士 最上 務 外1名

明 # 8

1. 見明の名称

資達パスアピトレーション経営

2. 特許請求の範囲

複数のパス裏切似をもつ名ユニットにおいて、 前記、パス獲明を前記各ユニットに通知するため の遺板を出力する定理変質と、パス裏得要求の を発生するパスリクエスタと、前記定定数の出 力を前記パスリクエスタの更求信号に従いパスラ インへ焼すスイッチと、前記パスラインの電圧を 検知しパス裏得更求が、一つか複数かを判別する レベルコンパレータとで構成されていることを特 世とする高速パスアピトレーション自然

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、計算機等で複数のユニットがパスを 交互に裏得してデータ転送動作する場合の切算回 路に関する。

《発明の概要》

本苑明は、各ユニットがパスを装得する際に、

バスラインに定低規を渡し、その電圧レベルを検 知することで高速なアピトレーションを可能とす るものである。

(従来の技術)

在来、第3回に示すように、パス裏将を受求する複数のパスリクエスタとは別にパスアピタ回路が設置されており、パスリクエスタから出力されるパス独得要求信号はパスリクエストラインを迫してパスアピタに行き、それに対するパスアクノレッチで吟を受けとったものが、パスを裏観できた。

《発明が解決しようとする問題点》 ...

しかし、従来のアピトレーション回路では、あずパスアピタが別に必要であり、またパスラインも最低2本は使用している。更にアピトレーションを行なう間の処理時間も50m8~100m8かかっており速度的にも不利であった。

そこで、本発明は、従来のこのような欠点を解 使するため、アピタを別に置かず、またパスライ ンも1本のみ使用し、更に処理時間も10 ns前後 で称わらせることを目的としている。 (問題点を訴決するための手段)

上記問題点を解決するために、本見明は、各ユニット毎に定置炎数を持ち、パスリクエストを出しているユニットはそれをパスラインに致し、パスラインについている紙前の選択低下を各ユニット毎に検知し、リクエストが自分だけか、複数かを判断してパスを獲得するようにした。

て作用う

上記のような手段により、現在のバスの使用状況、およびバスリクエストを出力した時の他のリクエスタの状況が1本のバスラインで検出でき、かつ高速なアピトレーションが可能である。 〈実施例〉

以下に、この発明の実施例を、図面にもとづいて製明する。第1例において各ユニットのどれもが要求を出していない時はスイッチ3はOFFであり、パスライン5には電波が流れておらず、そのため抵抗6の電圧降下がなく、パスライン5の電圧はOVである。今、一つのユニットがバスを

おいた後、円びリクエストを出す。この程証的は を各ユニット毎に変えておくと、二度めのバス襲 料要求に時四差が生じるため、一番正延時間の少 ないものが狭料することになる。これにより各ユ ニットの優先順位をつけることが可能である。 (発明の効果)

以上説明したように、本犯明によれば、名ユニット目にわずかの回路を設けるだけで、独立したパスアピタがいらず、パスラインも1本のみ使用するだけでよく、かつ高速にパスアピトレーションを行なうことができるという効果を有する。

4. 風雨の四萬在點用

第1 図は、本発明におけるユニット内のアピトレーション構成図、第2 図は木発明における複数のユニットが接続された場合の構成図、第3 図は は来のアピトレーション構成図である。

- 1一定运货额
- . 2 -- パスリクエスタ
- 3 スイッチ・
- 4 … レベルコンパレータ

張哲しようとした場合、パスラインの電圧がOVであることをレベルコンパレータ4が確認した上でパスリクエスタ2は要求信号をスイッチ3へ出力する。スイッチ3はその信号を受けて定電波数1の出力を使をパスライン5へ及す。パスライン5は、抵抗6で转輪されており、例えば電波値が10mAで抵抗値が2500の時は、2.5Vの電圧がパスライン上にあらわれる。

次にユニットでは電圧が安定した時点で、パスラインの電圧をレベルコンパレータ4でコンパレートする。そしてその結果が2、5Vであれば、パス強将要求は自分だけであることを知り、そのまま次の変サイクルに入る。そしてサイクルが終了した時点で要求信号を止め、スイッチ3をOFFし、パスライン5の電圧をOVに戻す。

もし複数のユニットが同時にバス獲得要求を出した場合は、各ユニットから残される電波が加好されるため + 5 V 以上になる。各ユニットは、この電圧をレベルコンパレータイで検知した場合、一成リクエスト衛身を止めある一定時間の選ばを


5 - バスライン・

6 - K K

出頭人 セイコー電子工業株式会社

(在1名)

特開昭63-276935(3)



程收的2二十十行任2代市场会内核应图 第 2 図

